

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08076721 A

(43) Date of publication of application: 22.03.96

(51) Int. CI

G09G 3/36 H04N 5/66

(21) Application number: 06215581

(22) Date of filing: 09.09.94

(71) Applicant:

HITACHI LTD HITACHI VIDEO IND

INF SYST INC

(72) Inventor:

KUDO YASUYUKI MANO HIROYUKI FURUHASHI TSUTOMU TSUNEKAWA SATORU FUTAMI TOSHIO

NISHITANI SHIGEYUKI OISHI SUMIHISA INUZUKA TATSUHIRO


(54) MATRIX PANEL DISPLAY DEVICE

(57) Abstract:

PURPOSE: To provide a matrix display device which realizes a lower electric power consumption in matrix display devices which display particularly animation images and static images in combination.

CONSTITUTION: The data interface of a data driver 102 is provided with a memory 104 which is provided with two ports for the static images and the moving images, stores the static image data from a CPU 118 and simultaneously outputs the data for one scanning electrode-component, a data latching circuit 103 which latches the moving image data and simultaneously outputs the one scanning electrode-component and a selector means 105 which selects either of both pieces of the output data by a moving image display position signal and outputs the data to a liquid crystal driving circuit. The data interface is provided with a circuit for masking the latch clock of the moving image data at the time of displaying only the static images.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁 (JP) (12)公開特許公報 (A) (II)特許出願公開番号

特開平8-76721

(43)公開日 平成8年(1996)3月22年

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

G09G 3/36

HO4N 5/66

102

В

審査請求 未請求 請求項の数13 OL (全15頁)

(21)出願番号

特願平6-215581

(22)出願日

平成6年(1994)9月9日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233136

株式会社日立画像情報システム

神奈川県横浜市戸塚区吉田町292番地

(72)発明者 工藤 泰幸

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

(72)発明者 ▲真▼野 宏之

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

(74)代理人 弁理士 小川 勝男

最終頁に続く


(54) 【発明の名称】マトリックスパネル表示装置

(57) 【要約】

【目的】本発明は、マトリックス表示装置に係わり、特 に動画像と静止画像とを混在表示するマトリックス表示 装置において、低消費電力化を実現するマトリックス表 示装置を提供することにある。

【構成】データドライバのデータインターフェースを静 止画用と動画用の2ポート設け、CPUからの静止画デ ータを格納し、1走査電極分のデータを同時に出力する メモリと、動画データをラッチし、1走査電極分同時に 出力する、データラッチ回路と、双方の出力データのど ちらかをを動画表示位置信号により選択し液晶駆動回路 に出力するセレクタ手段を設けた。また、静止画のみ表 示する時は動画データのラッチクロックをマスクする回 路を設けた。

図 1



i

【特許請求の範囲】

【請求項1】直交する走査電極とデータ電極の交点で1 ドットを構成する液晶パネルと、該データ電極に表示情報に従いデータ電圧を印加するデータ電圧駆動手段と、 該走査電極に選択電圧と非選択電圧を印加する走査電圧 駆動手段、

とからなるマトリックスパネル表示装置において、

該データ電圧駆動手段は、

異なるソースから転送される表示データ群を独立して入 力する、複数の表示データインターフェースと、

該表示データの一方を記憶し、1走査電極上の表示データを同時に出力する表示メモリと、

該表示データの他方を1走査電極分ラッチし、その後同時に出力するデータラッチ手段と、

該表示メモリとデータラッチ手段から出力される表示データのうち、どちらか一つを選択して出力する重ね合わせ手段と、

該重ね合わせ手段から出力される表示データと、正極 システム 性、負極性の駆動を指示する交流化信号の組み合せに従 【請求項 い、電圧を選択して出力する液晶駆動手段を有すること 20 おいて、 を特徴とする、マトリックスパネル表示装置。 前記デー

【請求項2】請求項1のマトリックスパネル表示装置に おいて、

前記データラッチ手段に送られる表示データは、

表示オン、表示オフを表すデータの他に、

表示位置を表す位置データとを有し、

該位置データは、前記重ね合わせ手段の選択動作を決定 する信号であることを特徴とする、マトリックスパネル 表示装置。

【請求項3】請求項2のマトリックスパネル表示装置に 30 る、データ電圧駆動手段LSI。 おいて、 【請求項10】請求項9のデータ

前記データラッチ手段に送られる表示データは動画であ n.

該動画は動画コントローラから転送され、

前記表示メモリに送られる表示データは静止画であり、 該静止画はCPUから転送されることを特徴とする、マトリックスパネル表示システム。

【請求項4】請求項3のマトリックスパネル表示システムにおいて、

前記動画コントローラは、

動画ファイルから転送される動画データをマトリックス パネル表示用のデータに変換し、

前記データ電圧駆動手段と前記走査電圧駆動手段を制御する信号を生成し、前記CPUから転送される表示位置データを、動画の表示中を示す動画表示信号と、前記位置データに変換することを特徴とするマトリックスパネル表示コントローラ。

【請求項5】請求項3のマトリックスパネル表示システムにおいて、

前記動画コントローラは、

動画を表示するラインのみ、動画データ、およびデータ ラッチクロックを出力することを特徴とするマトリック スパネル表示コントローラ。

【請求項6】請求項5のマトリックスパネル表示システムにおいて、

前記データラッチ手段は、前記ラインクロックでリセットされ、

そのリセット値は、前記重ね合わせ手段が、前記静止画 を選択する値と等しいことを特徴とするマトリックスパ 10 ネル表示装置

【 請求項7】 請求項4のマトリックスパネル表示システムにおいて、

前記動画コントローラは、1ドット当り複数ビットの階 調データを出力し、

階調データをマトリックスパネルの階調表示用に変換し、前記データ電圧駆動手段に出力するための階調処理 手段を有することを特徴とするマトリックスパネル表示 システム。

【請求項8】請求項1のマトリックスパネル表示装置に) おいて、

前記データラッチ手段が前記表示データをラッチするための前記データラッチクロックを、前記動画表示信号に応じてマスクする手段を有することを特徴とする、マトリックスパネル表示装置。

【請求項9】請求項1のマトリックスパネル表示装置に おいて、

前記表示メモリが、表示データバス、アドレスバス、制 御信号メモリ制御信号バスを有し、

これらは汎用のインターフェースであることを特徴とする データ電圧駆動手段 ISI

【請求項10】請求項9のデータ電圧駆動手段LSIにおいて、

前記表示メモリが出力する前記1走査電極分の表示データと、前記データラッチ手段が出力する前記1走査電極分の表示データは、同一走査電極用の表示データであり、

前記表示メモリが表示データを出力するタイミングと、 前記データラッチ手段が表示データを出力するタイミン グは同一であることを特徴とする、データ電圧駆動手段 40 LSI。

【請求項11】請求項10のデータ電圧駆動手段LSIにおいて、入力信号は前記異なるソースから転送される表示データ群と、

前記表示メモリを動作させる、前記表示データバス、前 記アドレスバス、前記制御信号メモリ制御信号バスと、 前記表示メモリからの読みだし位置を決定するフレーム クロックと、

前記表示メモリが表示データを出力するタイミング、および前記データラッチ手段が表示データを出力するタイ

50 ミングを決定するラインクロックと、

前記データラッチ手段が前記表示データをラッチするた めのデータラッチクロックと、

動画表示中であることを示す前記動画表示信号と、

前記正極性、負極性の駆動を指示する交流化信号である ことを特徴とする、データ電圧駆動手段LSI。

【請求項12】直交する走査電極とデータ電極の交点で 1ドットを構成する液晶パネルと、

該データ電極に表示情報に従いデータ電圧を印加するデ ータ電圧駆動手段と、

駆動手段,

とからなるマトリックスパネル表示装置において、

該データ電圧駆動手段は、

異なるソースから転送される1ドット当り複数の階調ビ ットを有する表示データ群を独立して入力する、複数の 表示データインターフェースと、

1 ドット当り複数の階調ビットを有する該表示データの 一方を記憶し、1走査電極上の表示データを階調ビット 別に同時に出力する表示メモリと、

他方を1走査電極分取り込み、その後階調ビット別に同 時に出力するデータラッチ手段と、

表示メモリとデータラッチ手段から出力される表示デー 夕のうち、どちらか一つを選択して階調ビット別に出力 する重ね合わせ手段と、

マトリックスパネルの階調表示用に、階調ビットのデー 夕を変換する階調処理手段と、

該階調処理手段から出力される表示データと、正極性、 負極性の駆動を指示する交流化信号の組み合せに従い、 電圧を選択して出力する液晶駆動手段を有することを特 30 徴とする、マトリックスパネル表示装置。

【請求項13】直交する走査電極とデータ電極の交点で 1ドットを構成する液晶パネルと、

該データ電極に表示情報に従いデータ電圧を印加するデ 一夕電圧駆動手段と、

該走査電極に選択電圧と非選択電圧を印加する走査電圧 駆動手段、

とからなるマトリックスパネル表示装置において、

該データ電圧駆動手段は、

異なるソースから転送される1ドット当り複数の階調ビ 40 ットを有する表示データ群を独立して入力する、複数の 表示データインターフェースと、

1ドット当り複数の階調ビットを有する該表示データの 一方を記憶し、1走査電極上の表示データを階調ビット 別に同時に出力する表示メモリと、

1ドット当り複数の階調ビットを有する該表示データの 他方を1走査電極分取り込み、その後階調ビット別に同 時に出力するデータラッチ手段と、

表示メモリとデータラッチ手段から出力される表示デー 夕のうち、どちらか一つを選択して階調ビット別に出力 50 対応している)から、前記液晶用表示データ204、お

する重ね合わせ手段と、

該重ね合わせ手段から出力される階調ビット別の表示デ ータと、正極性、負極性の駆動を指示する交流化信号の 組み合せに従い、電圧を選択して出力する液晶駆動手段 を有することを特徴とする、マトリックスパネル表示装

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マトリックス表示装置 該走査電極に選択電圧と非選択電圧を印加する走査電圧 10 に係り、特に動画像と静止画像とを混在表示するマトリ ックスパネル表示装置に関する。

[0002]

【従来の技術】従来の液晶表示装置は、日立LCDドラ イバLSIデータブック第6版、P367(日立製作所 半導体事業部発行)に記載されている。従来の液晶表示 装置の構成を図2を用いて説明する。図2において、2 01は液晶パネルであり本例では縦Mドット、横Nドッ トで構成されるものとする。202は日立製HD662 14に代表されるデータドライバであり、202aはデ 1ドット当り複数の階調ビットを有する該表示データの 20 ータラッチ回路、202bは液晶駆動回路である。、2 03は日立製HD66205に代表される走査ドライバ であり、203aはシフトレジスタ回路、203bは液 晶駆動回路である。また、204は液晶表示データ、2 05はフレームクロック、206はラインクロック、2 07はデータラッチクロック、208は交流化信号であ る。209は日立製HD66840に代表される液晶コ ントローラであり、210は表示システムから供給され るCRT用表示データ、211は、表示システムから供 給される同期信号群である。さらに、212は201~ 2 1 1 を含む液晶表示装置である。

【0003】データドライバ202において、データラ ッチ回路202aは、液晶表示データ204をデータラ ッチクロック207で順次ラッチし、1走査電極分の液 晶表示データを取り込むと、これらをラインクロック2 06の立下がりに同期して同時に出力する。また、液晶 駆動回路202bは、データラッチ回路202aからの 表示データと、交流化信号208との組み合せに応じて 適当な液晶駆動電圧を選択し、液晶パネルのデータ電極 に出力する。一方、走査ドライバ203において、シフ トレジスタ回路203aは、フレームクロック205 の"ハイ"期間をラインクロック206の立下がりで取 り込み、その後ラインクロック206によって取り込み データをシフトする。液晶駆動回路203bは、シフト レジスタ回路203aからのデータと、交流化信号20 8との組み合せに応じて適当な液晶駆動電圧を選択し、 液晶パネルの走査電極に出力する。さらに、液晶コント ローラ209は、CRT表示用表示データ210、垂直 同期信号、水平同期信号等の同期信号群211(例えば CRT表示用の標準ビデオモードであるVGAモードに

よびドライバ制御信号群205~208を生成する。こ れらの動作により、CRT表示用表示画像を液晶パネル の所望する位置に表示することができる。

【0004】さて、近年のマルチメディアの普及化に伴 い、異なる種類の画像情報を同時に表示することが多く なってきている。例えば、図3に示すように、テキスト 表示等の静止画の中にアニメーション等の動画のウイン ドウを重ね合せて表示する場合がある。この様な重ね合 わせ画面を、先に説明した液晶表示装置を用いて表示す る小型情報機器の表示システム構成例を図4に示す。図 10 を内蔵した液晶データドライバ、503は表示メモリ、 4において、401はCPU、402はCPU出力デー タ、403は静止画用表示コントローラ制御信号群、4 04は静止画用表示コントローラ、405は静止画メモ リ、406は静止画データ、407は静止画同期信号群 であり、408は動画ファイル、409は動画表示命 令、410は動画ファイル出力データ、411は動画用 表示コントローラ制御信号群、412は動画用表示コン トローラ、413は動画メモリ、414は動画データ、 415は動画同期信号群であり、416は重ね合せ手段 である。静止画用表示コントローラは402は、CPU 20 の表示データを同時に出力する。したがって、従来例で 401から出力されるCPU出力データ402、および 静止画用表示コントローラ制御信号群403を受け、C PU出力データ402を静止画メモリ405を介してC RT表示用の静止画データ406として出力すると共 に、静止画同期信号群407を出力する。一方、動画フ ァイル408は、CPU401から動画表示命令409 を受けると、動画ファイル出力データ410を出力す る。そして、動画用表示コントローラは411は、動画 ファイル出力データ410、および静止画用表示コント ローラ制御信号群403を受け、動画ファイル出力デー 30 タ410を動画メモリ413を介してCRT表示用の動 画データ414として出力すると共に、動画同期信号群 415を出力する。静止画データ406、静止画同期信 号群407、および動画データ414、動画同期信号群 415は、それぞれ重ね合わせ手段416に送られ、重 ね合わせ手段416ではCPUが指定する画面上の任意 の位置に動画が表示されるように、動画と静止画の重ね 合わせを行う。この重ね合わせデータが液晶表示装置2 12へ送られる構成となる。これにより、液晶表示装置 212は、転送されてくる表示データを、動画像、静止 40 画像に関係なく液晶パネルの所望する位置に表示するこ とができる。

[0005]

【発明が解決しようとする課題】従来の小型情報機器の システムにおいて、CPUから送られる表示データは、 上述したように、液晶ドライバへ転送されるまでに複数 のメモリやデータ変換回路を介しているため、この部分 で電力を消費する。また、表示データの転送方法を考え ると、CPUから送られる表示データは、その内容が変 へは、内容の変化に関係なく常に表示データを転送して いる。この転送周波数は、一般に数Mzと高速なため、 データドライバにおいては、この転送データを取り込む データラッチ回路の消費電力が大きい。

【0006】この課題を解決する方法として、日立製H D66108に代表されるメモリ内蔵ドライバがある。 このメモリ内蔵ドライバを用いた小型情報機器の表示シ ステム構成を図5に示す。図5において、501はメモ リ内蔵ドライバを備えた液晶表示装置、502はメモリ 504は走査ドライバ、505はドライバ内で生成され るドライバ制御信号群である。

【0007】このメモリ内蔵ドライバ501において、 表示メモリ503は汎用のインターフェースを持ち、C PU401から送られる表示データを直接取り込むこと が可能である。また、表示メモリ503は、従来例で示 した液晶データドライバ202におけるデータラッチ回 路202aと同様、ドライバ制御信号群505の1つで あるラインクロックの立下がりに同期して、1ライン分 示した液晶表示装置システムに対し、表示データが液晶 ドライバへ転送されるまでのメモリやデータ変換回路が 不要となり、また、データドライバにおいても、表示デ ータの取り込みはデータの変化時のみとなり、動作周波 数も数十Kzとなる。したがって、システムおよびデー タドライバの消費電力を低減することができる.

【0008】しかし、この方法はCPUから送られるい わゆる静止画についてのみ適応するものであり、従来例 で述べた静止画と動画を重ね合わせて表示するシステム には対応していない。もしこれを実現するためには、液 晶表示装置外部に静止画、動画用表示コントローラと重 ね合わせ手段が必要となり、システム消費電力が再び上 昇する問題がある。

【0009】本発明の目的は、上記のように静止画と動 画を重ね合わせて表示するシステムにおいても、システ ムの消費電力を抑えることの可能な、液晶ドライバを提 供することである。

[0010]

【課題を解決するための手段】上記課題である静止画と 動画を重ね合わせ、かつ低消費電力で表示することを考 える。まず、静止画に対し、データドライバおよびシス テムの消費電力を抑えるためには、上述した様にデータ ドライバ内にメモリを内蔵すれば良い。次に、静止画と 動画の重ね合わせに対し、消費電力の増加となる外部の 重ね合わせ手段等を用いることなく、これを実現するた めには、データドライバに静止画と動画の2種類の表示 データを独立して入力し、データドライバ内で重ね合わ せれば良い。この点に着目して、本発明の液晶データド ライバは、データインターフェースを静止画用と動画用 化した時のみ転送されるのに対し、液晶データドライバ 50 の2ポート設け、CPUからの静止画データを格納し、

信号群を出力する。119はデータラッチクロック生成 回路であり、データクロック110と動画表示信号11 4からデータラッチクロック120を生成する。121 は本発明の一実施例の液晶データドライバを用いた液晶 表示装置である。

1 走査電極分のデータを同時に出力するメモリと、動画 データをラッチし、1走査電極分同時に出力する、デー タラッチ回路と、双方の出力データのどちらかをを動画 表示位置信号により選択し液晶駆動回路に出力するセレ クタ手段を設けた。また、静止画のみ表示する場合にお いて、動画データのラッチ動作は余分な電力を消費する ことになるため、静止画のみ表示する時は動画データの ラッチクロックをマスクする回路を設けた。

【0015】まず、本発明の一実施例の液晶データドラ イバ102の動作について、図6に示すタイミングチャ ートを用いて説明する。

[0011]

【0016】動画データラッチ回路103は、動画デー タ109をデータラッチクロック120で順次ラッチ し、1走査電極分の液晶表示データを取り込むと、これ らをラインクロック111の立上がりに同期して出力す る。ここで、図6に示すように、動画データ109は表 示データ109aとは別にに動画の表示位置を決定する ための位置データ109bを含み、この位置データ10 9 bもまたデータラッチクロック120で順次ラッチさ れ、1走査電極分の位置データがラインクロック111 の立上がりに同期して出力される。ここで、位置データ 109bに"0"をもつ表示データ109a(図6にお ータラッチ手段は、動画表示命令のないときには動作し 20 けるb1, b5, bNなど) は、セレクトされないデー 夕であることから、その値は任意でよい。

【作用】液晶データドライバ内にCPUからの表示デー 10 夕を直接取り込むメモリを内蔵することにより、表示デ ータが液晶ドライバへ転送されるまでのメモリやデータ 変換回路が不要となると共に、転送速度が遅くなるた め、消費電力が低減する。また、液晶データドライバの データインターフェースを静止画用と動画用の2ポート 設け、それぞれのデータを内部で重ね合わせることによ り、静止画データと動画データの重ね合わせ表示に対応 させた。これにより、外部の重ね合わせ手段等が不要と なり、消費電力が低減する。さらに、動画データ用のデ ないため、静止画のみ表示する時の消費電力を抑えるこ とができる。

【0017】一方、静止画表示メモリ104は、静止画 データ116をメモリ制御信号群で指定されるアドレス に格納すると共に、1走査電極分の静止画データをライ ンクロック111の立上りに同期して出力する。データ

[0012]

る。

セレクタ105は、セレクト信号である位置データ10 9 bが"1"の時には動画データを、"0"の時には静 止画データを選択して出力する。そして、セレクトデー タラッチ回路106は、選択された表示データをライン であり、本例では横Nドット、縦Mドット、RGB縦ス 30 クロック111の立ち下がりでラッチし出力する。液晶 駆動回路107は、セレクトデータラッチ回路106か らの表示データと、交流化信号112との組み合せに応 じて適当な液晶駆動電圧を選択し、液晶パネルのデータ 電極に出力する。 【0018】次にデータラッチクロック生成回路119 の動作について、図7の動作説明図および図8のタイミ

【実施例】以下、本発明の実施例を、図1および図6~ 図10を用いて説明する。 【0013】図1は本発明の一実施例の液晶データドラ

イバおよび液晶表示装置の構成を示すプロック図であ

【0014】図1において、101はカラー液晶パネル トライプで構成されるものとする。102は本発明の一 実施例のデータドライバであり、103は動画データラ ッチ回路、104は汎用のインターフェースをもつ静止 画表示メモリ、105はデータセレクタ、106は、セ レクトデータラッチ回路、107は液晶駆動回路であ る。108は日立製HD66214で代表される走査ド ライバである。109は動画データで、110は動画デ ータ109に同期したデータクロック、111はライン クロックで、ラインクロック111の1周期で1ライン 分の動画データが送られる。112は交流化信号で、こ 40 の信号の状態で液晶セルに印加する電圧の極性を決め る。113はフレームクロックで、フレームクロック1 13の1周期は1フレーム期間である。114は動画表 示信号であり、この信号の状態で動画表示の有無を決め る。115は動画コントローラであり、動画データ10 9、ドライバ制御信号110~113、動画表示信号1 14を生成する。116は静止画データ、117はメモ リ制御信号群であり、これらはデータドライバ102に 内蔵されたメモリへの書込み、アドレスを制御する信号

ングチャートを用いて説明する。データラッチクロック 生成回路119の動作目的は、静止画のみ表示する場 合、動画データラッチ回路103のクロック入力を止め て、無駄な電力消費を防ぐことにある。これを実現する ため、データラッチクロック生成回路119は、図7に 示すように、動画表示信号114が"1"即ち動画を表 示する時はデータクロック110の状態をそのままデー タラッチクロック120として出力し、"0"即ち動画 を表示しない時は"0"を出力する。これは、動画表示 信号114とデータラッチクロック120の論理積をと ることで簡単に実現可能である。なお、本実施例におけ る動画表示信号の切り替わりタイミングは、簡略化のた め、フレームクロック113の立上りと一致するものと である。118はCPUで、静止画データ、メモリ制御 50 する。したがって、データラッチクロック生成回路11

ç

9のタイミングチャートは図8に示すようになる。

【0019】本実施例では、動画表示の表示判定をフレ ーム毎に行ない、データラッチクロックのマスクを行な っているが、さらにシステム低消費電力化を図るために は、動画表示をラインで判定し、動画を表示しないライ ンでは動画データとデータラッチクロックの転送を停止 すればよい。そして、その間データセレクタ105は静 止画をセレクトしていることが必要となる。この動作 は、例えば、位置データ用のデータラッチ回路が、セレ クタラインクロック1110"ハイ"で毎回"0"にリ 10 セットされるようにすれば実現できる。すなわち、動画 データとデータラッチクロックが転送されない限りは、 セレクト信号である位置データ109bは"0"のまま であり、データセレクタ105は静止画データを選択し 続けることができるわけである。なお、動画データおよ びデータラッチクロックの出力制御は、動画コントロー ラで行なうことが望ましい。

【0020】また、走査ドライバの動作は従来の走査ドライバと同様であり、フレームクロック113の"ハイ"期間をラインクロック111の立下がりで取り込み、その後ラインクロック111によって取り込みデータをシフトし、交流化信号112との組み合せに応じて適当な液晶駆動電圧を選択して液晶パネルの走査電極に出力する。

【0021】以上説明した本発明の一実施例の液晶表示 装置121を用いて、静止画と動画を重ね合わせて表示 する小型情報器機器の表示システム構成は、図9のよう になる。まず、CPU118からの静止画データ10 9、メモリ制御信号群116は、直接液晶表示装置12 1に出力される。一方、動画ファイル408は、CPU 30 118から動画の表示とその位置を指定する動画表示命 令409を受けると、動画ファイル出力データ410を 出力する。そして、動画用表示コントローラ115は、 動画ファイル出力データ410と動画用表示コントロー ラ制御信号群403から動画メモリを介して動画データ 109、およびドライバ制御信号群110~113を生 成し、また、入力される動画表示命令409を変換し、 動画を表示するフレームでは"1"、表示しないフレー ムでは"0"となるような動画表示信号114を生成す る。これらの信号を液晶表示装置121へ出力する。

【0022】以上説明したように、本発明の一実施例における液晶データドライバは、CPUからの静止画データを直接アクセスできるメモリと、動画データを独立して取り込むデータラッチ回路と、両者を重ね合わせる処理部をもつ。したがって、動画と静止画の重ね合わせ表示のシステムに対し、CPUデータの変換、重ね合わせ処理等の外部回路が不要となる。よって、従来に比べて低消費電力な重ね合わせ表示システムが実現可能である。

【0023】また、動画部分の色数を増やした表示は、

図10に示すように動画データと液晶表示装置の間でFRC、ディザ等の階調処理等を行なうことで実現できる

【0024】なお、本発明の一実施例は、液晶パネルの素子構成によらず、例えばSTN型液晶、TFT型液晶、MIM型液晶などに応用可能である。

【0025】次に本発明第2の実施例を示す。本発明第2の実施例は、液晶データドライバ内に階調処理機能を設け、より多色な表示画面を提供するものである。以下、本発明第2の実施例では、液晶パネルを単純マトリックス型液晶(例えばSTN型液晶)とし、パルス振幅変調方式(以下PHM方式と呼ぶ)を用いて階調表示する場合について、図11~図15を用いて説明する。 【0026】本実施例では、階調数を4階調(入力階調データ2ビット)として説明する。

【0027】図11は本発明第2の実施例の液晶データドライバの構成を示すプロック図である。図11において、1101は本発明第2のデータドライバであり、1102は動画データラッチ回路、1103は汎用のインターフェースをもつ静止画表示メモリ、1104はデータセレクタ、1105はセレクトデータラッチ回路、1106はPHM回路、1107は液晶駆動回路である。1108は動画コントローラから転送される動画データであり、本例では2ビットの階調情報を有する。1109はCPUから転送される静止画データであり、動画データと同様2ビットの階調情報を有する。また、1110は液晶を駆動するための8レベルの電源電圧である。なお、ドライバ制御信号111~114と動画表示信号120は本発明の一実施例で示したものと等しい。

【0028】 本発明第2の実施例の液晶データドライバ 1101の動作について説明する。

【0029】動画データラッチ回路1102は、動画デ ータ1108の階調上位データ、下位データ、位置デー タを、それぞれデータラッチクロック120で順次ラッ チし、1走査電極分のデータを取り込むと、これらをラ インクロック111の立上がりに同期して出力する。ま た、静止画表示メモリ1103は、階調上位データ用と 下位データ用の2プレーンを有し、静止画データ116 をメモリ制御信号群で指定されるアドレスに格納すると 40 共に、1走査電極分の静止画データをラインクロック1 11の立上りに同期して出力する。データセレクタ11 04は動画データ1108に含まれる位置データが" 1"の時には動画データを、"0"の時には静止画デー 夕を、それぞれ階調上位データと下位データごとに選択 して出力する。そして、セレクトデータラッチ回路11 05は、選択された表示データをラインクロック111 の立ち下がりでラッチして出力する。PHM回路110 6は、走査期間 (ラインクロック周期) を2分割し、前 半期間では階調上位データに対応した表示上位データ

50 が、後半期間では階調下位データに対応した表示下位デ

ータが出力されるように、階調データを変換する。液晶 駆動回路1107は、PHM回路回路1106から出力 される表示データと、交流化信号112との組み合せに 応じて液晶駆動電圧を選択し、液晶パネルのデータ電極 に出力する。

【0030】ここで、PHM回路1106の構成を図1 2に示す。図12において、1201は階調上位デー タ、1202は階調下位データ、1203セレクト信号 生成回路、1204はセレクト信号、1205は表示デ ータ生成セレクタ、1206は表示上位データ、120 10 7は表示下位データである。セレクト信号生成回路12 03は、ラインクロック111の"ハイ"で"1"にプ リセットされ、その後データラッチクロック120の数 をカウントし、そのカウント値が走査期間内にカウント されるカウント値の半分になったとき"0"を出力する ように動作する。表示データ生成セレクタ1204は、 セレクト信号生成回路1201で生成されるセレクト信 号1202が"1"の時階調上位データを選択し、" 0 "の時階調下位データを選択し、これを表示下位デー タ1207として出力する。ここで、表示上位データ1 20 206は、階調上位データ1201となる。つまり、P HM回路は、走査期間の前半期間においては表示上位デ ータ、下位データ共に階調上位データが出力され、後半 期間においては表示上位データに階調上位データ、表示 下位データに階調下位データが出力されるように動作す る、

【0031】次に、液晶駆動回路1107は、図13に示すように、PHM回路1106から送られる表示オンを"1"とする表示データ1206、1207と交流化信号112の組み合せに応じ、電圧レベルV0~V7の30うち1つの電圧値を選択して出力する。電圧レベルV0~V7の関係は、図14に示すように、V0>V1>V2>V3>V4>V5>V6>V7である。なお、走査ドライバの非選択走査電圧レベルは、交流化信号112が"0"の時V9、"1"の時V8であり、V9はV5とV6の中間レベル、V8はV1とV2の中間レベルである。また、選択走査電圧レベルは、交流化信号112が"0"の時V0、"1"の時V7となる。

【0032】PHM回路1106と液晶駆動回路1107の機能をタイミングチャートにまとめると、図15の40ようになり、静止画の部分についても4階間64色の表示が可能となる。

【0033】以上説明したように、本発明第2の実施例 して出力する。そして、セレクトデータラッチ回路11における液晶データドライバは、CPUからの静止画階 調データを直接アクセスできるメモリと、動画階調デー の立ち下がりでラッチして出力する。液晶駆動回路16タを独立して取り込むデータラッチ回路と、両者を重ね 合わせる処理部と、階調データを液晶階調表示用に変換 路1105から出力される表示データと、交流化信号1する階調処理部をもつ。したがって、単純マトリックス 12との組み合せに応じ、C4レベルの液晶駆動電圧1パネルを有する液晶表示装置について、本発明の一実施 603のうち1つの電圧値を選択して出力する。電圧レ例の効果に加え、静止画部分の色数を増やすことが可能 50 ベルV0~V7の関係は、CPU0~V1~V2>V3>V

である。

【0034】さらに、動画部分に関しては、図10に示した外部の階調処理等と組み合わせることできるため、 更に色数を増やすことが可能である。

【0035】なお、本実施例の階調ビット数は2ビットとしたが、さらにビット数を増やして多色表示を行うためには、、データラッチ回路とメモリのプレーン、および走査期間の分割数と選択電圧のレベル数を増やせばよい。また、本実施例では液晶ドライバ内における階調処理方法をPHM方式としたが、これに限られたわけでなく、例えばパルス幅変調方式や前記のFRC方式、ディザ方式を用いてもよい。

【0036】本発明第2の実施例では、単純マトリックス型液晶(例えばSTN型液晶)パネルを対象とした。これに対し、本発明第3の実施例では、アクティプマトリックス型液晶(例えばTFT型液晶)パネルにおいて静止画像の多色化を実現する、液晶データドライバについて示す。なお、本実施例についても、本発明第2の実施例と同様、階調数を4階調(入力階調データ2ビット)として説明する。以下、本発明第3の実施例について、図16、図17を用いて説明する。図16は本発明第3の実施例の液晶データドライバの構成を示すプロック図である。図16において、1601は本発明第3のデータドライバであり、1602は液晶駆動回路、1603は液晶を駆動するための4レベルの電源電圧である。その他の部分は、本実施例第2の実施例で示したものと等しい。

【0037】本発明第3の実施例の液晶データドライバ 1601の動作について説明する。

【0038】動画データラッチ回路1102は、動画デ ータ1108の階調上位データ、下位データ、位置デー 夕を、それぞれデータラッチクロック120で順次ラッ チし、1走査電極分のデータを取り込むと、これらをラ インクロック111の立上がりに同期して出力する。ま た、静止画表示メモリ1103は、階調上位データ用と 下位データ用の2プレーンを有し、静止画データ116 をメモリ制御信号群で指定されるアドレスに格納すると 共に、1走査電極分の静止画データをラインクロック1 11の立上りに同期して出力する。データセレクタ11 04は動画データ1108に含まれる位置データが" 1"の時には動画データを、"0"の時には静止画デー 夕を、それぞれ階調上位データと下位データごとに選択 して出力する。そして、セレクトデータラッチ回路11 05は、選択された表示データをラインクロック111 の立ち下がりでラッチして出力する。液晶駆動回路 16 02は、図17に示すように、セレクトデータラッチ回 路1105から出力される表示データと、交流化信号1 12との組み合せに応じ、て4レベルの液晶駆動電圧1 603のうち1つの電圧値を選択して出力する。電圧レ 4である。

【0039】以上説明したように、本発明第3の実施例 における液晶データドライバは、CPUからの静止画階 調データを直接アクセスできるメモリと、動画階調デー 夕を独立して取り込むデータラッチ回路と、両者を重ね 合わせる処理部と、階調データに対応した電圧を出力す る液晶駆動回路をもつ。したがって、アクティブマトリ ックスパネルを有する液晶表示装置について、本発明の 一実施例の効果に加え、静止画部分の色数を増やすこと・ が可能である。

【0040】さらに、動画部分のに関しては、図10に 示した外部の階調処理等と組み合わせることできるた め、更に色数を増やすことが可能である。

【0041】なお、本実施例の階調ビット数は2ビット としたが、さらにビット数を増やして多色表示を行うた めには、データラッチ回路およびメモリのプレーンと選 択電圧のレベル数を増やせばよく、また、FRCなどの 階調処理を内蔵してもよい。

[0042]

【発明の効果】液晶データドライバ内にCPUからの表 20 102…データドライバ、 示データを直接取り込むメモリを内蔵することにより、 表示データが液晶ドライバへ転送されるまでのメモリや データ変換回路が不要となると共に、転送速度が遅くな るため、従来に比べて消費電力が低減する。また、液晶 データドライバのデータインターフェースを静止画用と 動画用の2ポート設け、それぞれのデータを内部で重ね 合わせることにより、静止画データと動画データの重ね 合わせ表示に対応することができる。これにより、外部 の重ね合わせ手段等が不要となり、消費電力が低減す る。さらに、動画データ用のデータラッチ手段は、動画 30 112…交流化信号、 表示命令のないときには動作しないため、静止画のみ表 示する時の消費電力を抑えることができる。また、外部 に階調処理回路を設けることにより動画部分の色数を増 やすことが出来る。さらに、液晶データドライバ内に階 調処理回路を設けることにより、静止画の色数も増やす ことが出来る。

【図面の簡単な説明】

【図1】本発明のマトリックス表示装置の第1実施例の ブロック図である。

【図2】従来の液晶表示装置のプロック図である。

【図3】静止画像と動画像の重ね合わせ表示を示す図で ある。

【図4】図3の画像を実現するシステムの構成図であ

【図5】従来のメモリ内蔵ドライバを有する液晶表示装 置のプロック図である。

【図6】図1のデータドライバの動作を示すタイムチャ ートである。

【図7】図1のデータラッチクロック生成回路の動作説 明図である。

【図8】図1のデータラッチクロック生成回路の動作を 示すタイムチャートである。

【図9】図1の液晶表示装置を用いて図3の画像を実現 するシステムの構成図である。

【図10】図9のシステムに階調処理機能を設けたとき のシステム構成図である。

【図11】本発明の液晶表示装置の第2実施例のプロッ ク図である。

【図12】図11のPHM回路の構成図である。

【図13】図11の液晶駆動回路の動作説明図である。 10

【図14】図11の液晶駆動回路に液晶駆動電圧の電圧 関係を示す図である。

【図15】図11のデータドライバの動作を示すタイム チャートである。

【図16】本発明の液晶表示装置の第3実施例のプロッ ク図である。

【図17】図16の液晶駆動回路の動作説明図である。 【符号の説明】

101…液晶パネル、

103…動画データラッチ回路、

104…表示メモリ、

105…データセレクタ、

106…セレクトデータラッチ回路、

107…液晶駆動回路、

108…走査ドライバ、

109…動画データ、

110…データクロック、

111…ラインクロック、

113…フレームクロック、

114…動画表示信号、

115…動画コントローラ、

116…静止画データ、

117…メモリ制御信号群、

1 1 8 ··· C P U 、

119…データラッチクロック生成回路、

120…データラッチクロック、

121…液晶表示装置、

40 201…液晶パネル、

202…データドライバ、

202a…データラッチ回路、

202b…液晶駆動回路、

203…走査ドライバ、

203a…シフトレジスタ回路、

2 0 4 b … 液晶駆動回路、

204…液晶表示データ、

205…フレームクロック、

206…ラインクロック、 50 207…データラッチクロック、

- 208…交流化信号、
- 209…液晶コントローラ、
- 2 1 0 ··· C R T 用表示データ、
- 211…同期信号群、
- 2 1 2 …液晶表示装置、
- 401 ··· CPU、
- 402…CPU出力データ、
- 403…静止画用表示コントローラ制御信号群、
- 404…静止画用表示コントローラ、
- 405…静止画メモリ、
- 406…静止画データ、
- 407…静止画同期信号群、
- 408…動画ファイル、
- 409…動画表示命令、
- 410…動画ファイル出力データ、
- 411…動画用表示コントローラ制御信号群、
- 412…動画用表示コントローラ、
- 413…動画メモリ、
- 414…動画データ、
- 415…動画同期信号群、
- 416…重ね合わせ手段、
- 501…液晶表示装置、
- 502…液晶データドライバ、


- 503…表示メモリ、
- 504…走査ドライバ、
- 505…ドライバ制御信号群、
- 1101…データドライバ、
- 1102…動画データラッチ回路.
- 1103…静止画表示メモリ、
- 1104…データセレクタ、
- 1105…セレクトデータラッチ回路、
- 1106…PHM回路、
- 10 1107…液晶駆動回路、
 - 1108…動画データ、
 - 1109…静止画データ、
 - 1110…液晶駆動電源電圧群、
 - 1201…階調上位データ、
 - 1202…階調下位データ、
 - 1203…セレクト信号生成回路、
 - 1204…セレクト信号、
 - 1205…表示データ生成セレクタ、
 - 1 2 0 6 … 表示上位データ、
- 20 1207…表示下位データ、
 - 1601…データドライバ、
 - 1602…液晶駆動回路、
 - 1603…液晶駆動電源電圧群。

【図3】

図 3


図 4


【図4】



【図1】


図 1






【図2】

図 2






【図5】

【図17】


図 5

図 17




【図6】

【図15】




[図10]

図 10




【図11】

図 11




【図12】

図 12



【図16】

図 16



フロントページの続き

(72)発明者 古橋 勉

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

(72)発明者 恒川 悟

東京都小平市上水本町五丁目20番1号株式会社日立製作所半導体事業部内

(72)発明者 二見 利男

千葉県茂原市早野3300番地株式会社日 立製作所電子デバイス事業部内

(72)発明者 西谷 茂之

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内 (72)発明者 大石 純久 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

(72)発明者 犬塚 遠裕 神奈川県横浜市戸塚区吉田町292番地株 式会社日立画像情報システム内